| 英文描述: | 9 BIT PARITY GENERATOR |
| 中文描述: | 9位奇偶发生器 |
| 类 别: | 容错、奇偶校验器 |
| 英文描述: | |
| 中文描述: | |
| 类 别: | 容错、奇偶校验器 |
| 英文描述: | Parity Generator/Checker |
| 中文描述: | 奇偶发生器/检查 |
| 类 别: | 容错、奇偶校验器 |
| 英文描述: | PARITY GENERATOR/CHECKER|F-TTL|FP|14PIN|CERAMIC |
| 中文描述: | 奇偶产生器/校验器|架F - TTL电|计划生育| 14PIN |陶瓷 |
| 类 别: | 容错、奇偶校验器 |
| 英文描述: | |
| 中文描述: | |
| 类 别: | 容错、奇偶校验器 |
| 英文描述: | Parity Generator/Checker |
| 中文描述: | 奇偶发生器/检查 |
| 类 别: | 容错、奇偶校验器 |
| 英文描述: | Parity Generator/Checker |
| 中文描述: | 奇偶发生器/检查 |
| 类 别: | 容错、奇偶校验器 |
| 英文描述: | Parity Generator/Checker |
| 中文描述: | 奇偶发生器/检查 |
| 类 别: | 容错、奇偶校验器 |
| 英文描述: | 9-Bit Odd/Even Parity Generator/Checker |
| 中文描述: | 9位单/双奇偶校验发生器/检查 |
| 类 别: | 容错、奇偶校验器 |
| 英文描述: | Parity Generator/Checker |
| 中文描述: | 奇偶发生器/检查 |
| 类 别: | 容错、奇偶校验器 |
| 英文描述: | |
| 中文描述: | |
| 类 别: | 容错、奇偶校验器 |
| 英文描述: | 9 BIT PARITY GENERATOR |
| 中文描述: | 9位奇偶发生器 |
| 类 别: | 容错、奇偶校验器 |
| 英文描述: | 9 BIT PARITY GENERATOR |
| 中文描述: | 9位奇偶发生器 |
| 类 别: | 容错、奇偶校验器 |
| 英文描述: | Parity Generator/Checker |
| 中文描述: | 奇偶发生器/检查 |
| 类 别: | 容错、奇偶校验器 |
| 英文描述: | Parity Generator/Checker |
| 中文描述: | 奇偶发生器/检查 |
| 类 别: | 容错、奇偶校验器 |
| 英文描述: | 9-Bit Odd/Even Parity Generator/Checker |
| 中文描述: | 9位单/双奇偶校验发生器/检查 |
| 类 别: | 容错、奇偶校验器 |
,提出了提高其可靠性的有效途径。结合航天计算机可靠性增长计划,给出了一套利用纠检错芯片对其进行容错的方案,并给出了通过CPLD器件实现的仿真结果。最后对容错存储器的可靠性进行了分析。 关键词: 容错;纠一检二;瞬态错误;最佳奇权码;复杂可编程逻辑器件 随着各种电路和芯片的性能
,提出了提高其可靠性的有效途径。结合航天计算机可靠性增长计划,给出了一套利用纠检错芯片对其进行容错的方案,并给出了通过CPLD器件实现的仿真结果。最后对容错存储器的可靠性进行了分析。 关键词: 容错;纠一检二;瞬态错误;最佳奇权码;复杂可编程逻辑器件 随着各种电路和芯片的性能
,提出了提高其可靠性的有效途径。结合航天计算机可靠性增长计划,给出了一套利用纠检错芯片对其进行容错的方案,并给出了通过CPLD器件实现的仿真结果。最后对容错存储器的可靠性进行了分析。 关键词: 容错;纠一检二;瞬态错误;最佳奇权码;复杂可编程逻辑器件 随着各种电路和芯片的性能
,提出了提高其可靠性的有效途径。结合航天计算机可靠性增长计划,给出了一套利用纠检错芯片对其进行容错的方案,并给出了通过CPLD器件实现的仿真结果。最后对容错存储器的可靠性进行了分析。 关键词: 容错;纠一检二;瞬态错误;最佳奇权码;复杂可编程逻辑器件 随着各种电路和芯片的性能
纠错码在容错存储器设计中的应用(图) 摘 要:本文分析了存储器产生错误的原因,提出了提高其可靠性的途径,给出了一套常用数字系统中存储器容错的纠错码方案,最终通过验证电路说明其可行性。 关键词:容错
; 宽输入范围:在 3.6V 至 36V 的范围内工作,过压闭锁保护电路能承受 60V 瞬态 • FMEA 容错: 在相邻引脚短路或当某个引脚浮置时, 输出将处于或低于稳压点 • 1A
电源类
数字类
多媒体类
模拟类
射频、中频类
光纤、组件类
接口类
无源类
网络类
通讯类
传感器类
