Datasheet
Search Mbit about 1000 results, following1 -20 items. (0.097seconds)
Description: 2M X 9 RAMBUS, PSVP32
Description: 2M X 9 RAMBUS, PSVP32
Description: 512K X 9 RAMBUS, PSVP32
Description: Evaluation Kit/Evaluation System for the MAX5954L/MAX5954A
中文描述: (1兆比特× 16。2兆比特× 8)FlashFile记忆
Description: 36-Mbit QDR-II SRAM 4-Word Burst Architecture(4字Burst结构,36-Mbit QDR-II SRAM)
中文描述: 的36 - Mbit QDR - II型SRAM的4字突发架构(4字突发结构,36 - Mbit 的QDR - II型的SRAM)
Description: 155.52-Mbit /S Clock-Recovery Device(155.52-MBIT /S时钟恢复装置)
中文描述: 155.52 - Mbit / s的时钟恢复装置(155.52 - Mbit / s的时钟恢复装置)
Description: 155.52-Mbit /S Clock-Recovery Device(155.52-MBIT /S时钟恢复装置)
中文描述: 155.52 - Mbit / s的时钟恢复装置(155.52 - Mbit / s的时钟恢复装置)
Description: 16-Mbit Flash 8-Mbit PSRAM Stack Memory
中文描述: 16 - Mbit 闪存8兆移动存储芯片堆栈内存
Description: 16-Mbit Flash 8-Mbit PSRAM Stack Memory
中文描述: 16 - Mbit 闪存8兆移动存储芯片堆栈内存
Description: 32-Mbit Flash + 8-Mbit PSRAM Stack Memory
中文描述: 32 - Mbit 闪存8兆移动存储芯片堆栈内存
Description: 32-Mbit Flash + 8-Mbit PSRAM Stack Memory
中文描述: 32 - Mbit 闪存8兆移动存储芯片堆栈内存
Description: 64 MBIT FLASH 16 MBIT PSRAM
中文描述: 64 Mbit 闪存16兆比特移动存储芯片
Description: 64 MBIT FLASH 16 MBIT PSRAM
中文描述: 64 Mbit 闪存16兆比特移动存储芯片
Description: 64-Mbit Flash, 8-Mbit SRAM (x16 I/O)
中文描述: 64 - Mbit 闪存,8兆位的SRAM(x16的I / O)
Description: 64-Mbit Flash, 8-Mbit SRAM (x16 I/O)
中文描述: 64 - Mbit 闪存,8兆位的SRAM(x16的I / O)
Description: 18-Mbit QDR-II SRAM 4-Word Burst Architecture(4字Burst结构,18-Mbit QDR-II SRAM)
中文描述: 18兆位QDR - II型SRAM的4字突发架构(4字突发结构,18 - Mbit 的QDR - II型的SRAM)
Description: 18-Mbit QDR-II SRAM 4-Word Burst Architecture(4字Burst结构,18-Mbit QDR-II SRAM)
中文描述: 18兆位QDR - II型SRAM的4字突发架构(4字突发结构,18 - Mbit 的QDR - II型的SRAM)
Description: 36-Mbit (1M x 36/2 M x 18/512K x 72) Flow-Through SRAM with NoBL Architecture(带NoBL结构的36-Mbit (1M x 36/2 M x 18/512K x 72) Flow-Through SRAM)
中文描述: 36兆位(1米x 36 / 2 M中的x 18/512K × 72)流体系结构,通过与总线延迟(带总线延迟结构的的36 - Mbit 通过的SRAM(100万x 36 / 2 M中的x 18/512K × 72)流的SRAM )
Description: 36-Mbit (1M x 36/2 M x 18/512K x 72) Flow-Through SRAM with NoBL Architecture(带NoBL结构的36-Mbit (1M x 36/2 M x 18/512K x 72) Flow-Through SRAM)
中文描述: 36兆位(1米x 36 / 2 M中的x 18/512K × 72)流体系结构,通过与总线延迟(带总线延迟结构的的36 - Mbit 通过的SRAM(100万x 36 / 2 M中的x 18/512K × 72)流的SRAM )
Description: 36-Mbit (1M x 36/2 M x 18/512K x 72) Flow-Through SRAM with NoBL Architecture(带NoBL结构的36-Mbit (1M x 36/2 M x 18/512K x 72) Flow-Through SRAM)
中文描述: 36兆位(1米x 36 / 2 M中的x 18/512K × 72)流体系结构,通过与总线延迟(带总线延迟结构的的36 - Mbit 通过的SRAM(100万x 36 / 2 M中的x 18/512K × 72)流的SRAM )