Fri Mar 29 2024 07:11:46 GMT+0800 (China Standard Time)

随身查
mini app
扫码添加小程序
手机随时查器件
EP610IDC-15
可编程逻辑 > 可编程逻辑器件

EP610IDC-15

Altera Corporation
UV PLD, 18ns, PAL-Type, CMOS, CDIP24, WINDOWED, CERDIP-24
数据手册:
ECAD 模型:
市场均价:
-
市场总库存:
-
生命周期状态:
Obsolete
风险等级:
9.67
风险等级:
设计
产品
长期
参数规格
相关器件
详细参数
参数名称 参数值
是否无铅 含铅 含铅
是否Rohs认证 不符合 不符合
生命周期 Obsolete
Objectid 1490244021
零件包装代码 DIP
包装说明 WINDOWED, CERDIP-24
针数 24
Reach Compliance Code compliant
HTS代码 8542.39.00.01
风险等级 9.67
Samacsys Description CPLD Classic Family 300 Gates 16 Macro Cells 66MHz 5V 24-Pin CDIP
Samacsys Manufacturer Intel
Samacsys Modified On 2023-02-22 15:27:29
YTEOL 0
架构 PAL-TYPE
最大时钟频率 66 MHz
JESD-30 代码 R-GDIP-T24
JESD-609代码 e0
专用输入次数 4
I/O 线路数量 16
输入次数 20
输出次数 16
产品条款数 160
端子数量 24
最高工作温度 70 °C
最低工作温度
组织 4 DEDICATED INPUTS, 16 I/O
输出函数 MACROCELL
封装主体材料 CERAMIC, GLASS-SEALED
封装代码 DIP
封装等效代码 DIP24,.3
封装形状 RECTANGULAR
封装形式 IN-LINE
峰值回流温度(摄氏度) 220
可编程逻辑类型 UV PLD
传播延迟 18 ns
认证状态 Not Qualified
最大供电电压 5.25 V
最小供电电压 4.75 V
标称供电电压 5 V
表面贴装 NO
技术 CMOS
温度等级 COMMERCIAL
端子面层 TIN LEAD
端子形式 THROUGH-HOLE
端子节距 2.54 mm
端子位置 DUAL
参数规格与技术文档
Altera Corporation
团队正努力扩充器件资源,敬请期待!
对比栏已满,请删除不需要的器件再继续添加哦!
对比栏
取消